Студенческий форум -> (2016) Lapshinsky V. Emerging achitectures for PIM

Помощь

Поиск

Участники

Календарь

Новости

Учебные Материалы

ВАЛтест

Фотогалерея

Правила форума

Виртуальные тренажеры

Мемуары

Здравствуйте Гость ( Вход | Регистрация )

Выслать повторно письмо для активации

Студенческий форум -> Студенческие форумы НИЯУ МИФИ -> Авторские публикации разных лет -> Базовые кристаллы памяти (перестраиваемая архитектура СБИС ЗУ)

(2016) Lapshinsky V. Emerging achitectures for PIM, chips: taxonomy and implementation

Подписка на тему | Сообщить другу | Версия для печати

VAL

Дата 28.02.2017 10:29

Offline

Мэтр, проФАН любви... proFAN of love

Профиль
Группа: Администраторы
Сообщений: 38049
Пользователь №: 1
Регистрация: 6.03.2004

(2016) Lapshinsky V.A. EMERGING ARCHITECTURES FOR PROCESSOR-IN-MEMORY CHIPS: TAXONOMY AND IMPLEMENTATION
Источники:
- http://journals.rudn.ru/engineering-resear...iew/15320/14084
- Вестник РУДН, серия Инженерные исследования, 2016, No 4, с. 35-40
- https://cyberleninka.ru/article/n/emerging-...-implementation
- https://www.researchgate.net/publication/33..._IMPLEMENTATION

QUOTE

The emergence of PIM (processing-in-memory) die and Date-Centric systems (DCS) and near-data processing approach (NDP) has given rise to the need of developing architectural taxonomy for multi-core PNM (processing near memory) hardware with multi-level memory structure. PIM die (in Russian technical literature usually used terms chips or crystals) considered as an effective alternative to conventional SRAM/DRAM/Flash-memory on Cache-CPU/Main Memory/Storage Class Memory and Storage levels. In the past decade, a few different methods to classify and to implement PIM die and DCS/NDP systems proposed. These approaches are either software interfacing with computing, hierarchical and massively parallel SIMD processing approaches etc. In this paper, presented summarized prolegomena for PIM die architecture and implementation. In particular, in form of basic PIM chips and nanostores.

Key words:
processing-in-memory; processing near memory; near-data processing; Date-Centric systems; PIM memory taxonomy; basic PIM chips implementation; emerging memories chips and
nanostores

Это сообщение отредактировал VAL - 22.01.2022 16:12

--------------------

www.valinfo.ru
Всегда... Always....
Quod licet jovi, non licet bovi!

VAL	Дата 22.01.2022 16:12
Offline Мэтр, проФАН любви... proFAN of love Профиль Группа: Администраторы Сообщений: 38049 Пользователь №: 1 Регистрация: 6.03.2004	:doh: -------------------- www.valinfo.ru Всегда... Always.... Quod licet jovi, non licet bovi!

1 Пользователей читают эту тему (1 Гостей и 0 Скрытых Пользователей)

0 Пользователей:

« Предыдущая тема | Базовые кристаллы памяти (перестраиваемая архитектура СБИС ЗУ) | Следующая тема »

Powered by Invision Power Board(U) v1.3 Final © 2003 IPS, Inc.
Установка, модификация и поддержка:
Barsum | 1px Design Group & Xac | OппаRU форум