(2019)Лапшинский В. "Умная" память на мемристорных, структурах (тез. докл.) Конф. НОР

[VAL]

(2019) «УМНАЯ ПАМЯТЬ НА МЕМРИСТОРНЫХ СТРУКТУРАХ ДЛЯ «ТУМАННЫХ» ВЫЧИСЛЕНИЯ И «ИНТЕРНЕТА ВЕЩЕЙ» (тез. докл.) Лапшинский В.А. (НИЯУ МИФИ)
Источники:
- https://www.rusnor.org/upload/My/2019/konf2019/docl2019.pdf - (2019) Сборник тезисов X ежегодной конференции Нанотехнологического общества России (с. 74-76)
- http://www.valinfo.ru/forum/index.php?show...indpost&p=58554

Разработчики проектов «Интернета вещей» (Internet-of-Things − IoT), облачных и «туманных» вычислений для извлечения полезной информации стремятся к автономным
сенсорным решениям с управлением на основе локальных данных. Ожидается, что скорость генерации данных и размер наборов прикладных данных в этих проектах значительно увеличатся [1-3]. Таким образом, основными требованиями для эффективного проектирования аппаратного обеспечения таких проектов являются высокие производительность и энергоэффективность для работы «большими данными».

Существует много исследований процессорных архитектур для высокопроизводительной обработки данных. Популярным решением является использование параллельных архитектур, в которых используются много процессоров CPU и/или GPU. Однако оказывается, что этого недостаточно в силу ограничений так называемой «стены памяти». Причем даже в случае использования «активных кубов памяти» [4-6]. Например, одной из важнейших операций в приложениях IoT, облачных и «туманных» вычислений является быстрый поиск по набору данных и классификация данных с помощью поиска. Другие приложения для обработки графов, цифровых обработки сигналов и телекоммуникаций часто выполняют массовые поразрядные (побитовые) вычисления для извлекаемых из памяти данных. Причем часто требуется производить перечисленные операции в режиме реального времен.

Обработка в памяти (processing-in-memory − PIM) уже давно рассматривалась как перспективное решение, способное преодолеть неэффективность взаимодействия «процессор-память» [4,5]. В том числе, в архитектуре перечисленных выше ИТ-систем. Так как в архитектуре PIM обработка выполняется непосредственно в памяти, то производительность приложений можно существенно увеличить и таким образом преодолеть «стену памяти».

Однако часто интеграция памяти и логики на одном кристалле в случае DRAM кристаллов не является экономически эффективной и оправданной, поскольку кристаллы памяти с высокой плотностью и логика с высокой производительностью требуют различных правил проектирования. Многослойное 3D-стекирование кристаллов DRAM открыло новые возможности в этой области, поскольку упрощается организация взаимодействие кристаллов памяти c CPU и GPU [4,5]. Тем не менее, недостаток метода в том, что требуются большие затраты на сквозные кремниевые переходы и межсоединения между слоями для подключения процессорной логики к многослойному стеку кристаллов памяти.

В докладе рассматриваются варианты архитектуры, структурно-логической и схемотехнической реализации кристаллов резистивной энергонезависимой многоцелевой PIM (MPIM) памяти на мемристорных матричных (crossbar) структурах [5,6]. Во-первых, кристаллы MPIM поддерживают операцию быстрого поиска по алгоритму ближайшего ближнего соседа (k-NN). Во-вторых, данная архитектура памяти поддерживает массовые побитовые операции AND, OR и XOR для нескольких операндов, хранящихся в разных строках матрицы запоминающих элементов. Сравнение энергопотребления и производительности MPIM с современными типовыми архитектурами показывает их существенное превосходство и перспективность разработки для массового производства.

[VAL]

Литература
1. Yang X., Hou Y., He H., Processing-in-Memory Architecture Programming Paradigm for Wireless Internet-of-Things Applications // Sensor. − 2019. – Vol. 19. − №140. – P. 2−23. DOI: 10.3390/s19 010140.

2. Zheng N., Xiong K., Pingyi F., Zhong Z., SWIPT-Aware Information Processing: Local Computing vs. Fog Offloading // Sensor (Basel). − 2018. − Vol 18. − №10 – P. 3291. DOI: 10.3390/s18103291.

3. Gubbi J., Buyya R., Marusic A., Palaniswami M., Internet of Things (IoT): A vision, architectural elements, and future directions // Future Generation Computer Systems. − 2013. – Vol. 29. − №7 – P. 1645−1660. DOI: 10.1016/j.future.2013.01.010.

4. Lapshinsky V.A. Emerging Architectures for Processor-in-Memory Chips: Taxonomy and Implementation // RUDH Journal of Engineering Researches. – 2016. – N 14. – P. 35−40.

5. Лапшинский В.А. Микросхемы «умной» ассоциативной памяти: тенденции развития, классификация и применение Датчики и системы. − 2018. ‒ №2. ‒ С. 60−65.

6. Imani M., Kim Y., Rosing T. MPIM: Multi-Purpose In-Memory Processing Using Configurable Resistive Memory // Proc. of the 22nd Asia and South Pacific Design Automation Conf. (ASP-DAC)/. − 2017. DOI: 10.1109/ACPDAC.2017.7858415

[VAL]

:doh: